单芯片方案,集成动力总成域控与能量管理应用

顶尖的ACU技术
  • AXEC 架构 : 基于灵活硬件架构的多并行应用硬实时控制
  • HISIL 内核 : 专用安全核,确保最差情况下的执行时间可控
  • FHSM 模块: 硬件级网络安全防护,灵活应对当前与未来的潜在威胁
  • 全面合规:符合ISO 26262 ASIL-D功能安全与ISO/SAE 21434网络安全标准

电动汽车动力控制与能量管理一体化解决方案

ACU U310是Silicon Mobility ACU产品阵容的新成员,专为分布式电子电气架构中动力总成控制器的各种需求打造。ACU U310采用独特的混合处理器架构,集成多核CPU和强大的硬件可编程处理单元,将功能安全与网络安全深度融入芯片设计内核,性能远超传统微控制器。

主要特性

  • 第二代ACU平台:性能全面提升
  • 强大算力基础:搭载3颗ARM Cortex-R52高性能实时内核,主频350MHz,整机算力达2196 DMIPS
  • AXEC 2.0架构:集成2个FLU灵活逻辑单元,主频175MHz,可实现400 GOPS与9.1 GMAC的高效能运算
  • HISIL 2.0多核架构:安全、保障实时任务确定性,支持多核及FLU灵活逻辑单元协同调度
  • HSM硬件安全模块:支持EVITA Full标准,提供灵活可扩展的硬件与软件一体化安全方案
  • 大容量片上内存:8MB程序闪存、256kB数据闪存、1MB SRAM
  • 丰富通信接口:支持CAN FD、CAN XL及以太网,适配下一代车载网络架构
  • 全面合规认证:符合ISO 26262 ASIL-D功能安全、ISO/SAE 21434网络安全标准
  • 通过AEC-Q100 Grade 1车规认证
  • 292引脚BGA封装:紧凑强固,适用于高集成度电控系统
ACU U310-8f

主要优势

高性能

了解更多

real-time
实时

博客即将上线

功能安全

博客即将上线

cyber-security
网络安全

博客即将上线

具备前所未有的性能表现*

大规模并行数据处理

最高时钟频率: 350 MHz
CPU 处理速度: 2194 DMIPS
AXEC 数学加速器速度: 400 GOPS
AXEC 信号处理单元速度: 9.1 GMAC
AES_CMAC 解密速度: 91 MB/s

快速精确的并行实时控制

PWM 最小分辨率: 180 ps
PWM 最大开关频率: 175 MHz
逆变器控制:
最大频率FoC环路: 1 MHz
最大频率下并行FoC数量: 4x
功率因数校正器:
最大频率环路: 1 us / 1MHz
DC/DC PSFB:
最大频率环路: 1 us/MHz
最大频率下最大相数: 8x

优化系统效率与集成度

示例:优化脉冲模式:
效率提升: +5%
电机小型化: -25%
冷却需求降低: -35%
直流母线电容器缩减: 30x less

数字控制集成:
1x ACU U310=
4x Real-time 32b MCU +1xFPGA

*实际性能取决于具体应用、系统配置等多种因素。详情请咨询我们。 

设计您的电动动力总成功能分组

ACU U310芯片通过替代多达6个微控制器,简化复杂系统设计,并高效并行控制多种功能,包括逆变器、电机、变速箱、DC-DC转换器、车载充电器、软件辅助功能等。

面向最新汽车控制需求的设计

ACU U310的能力远不止于动力总成控制。这款多维度SoC还可用于:

  • 底盘控制系统
  • 多源数据融合
  • 空气压缩机控制
  • 热管理系统
  • 其他控制系统

借助ACU U310的强大灵活性,电动汽车制造商可构建高度集成、高效协同的控制系统,显著提升整车控制性能控制精度。

AXEC技术驱动

先进执行与事件控制单元(AXEC结合了可编程硬件、数学加速器和可配置的汽车标准外设,直连传感器和执行器。硬件可编程模块其核心为灵活逻辑单元(FLU,采用可编程逻辑结构,集成查找表、触发器、SRAM及信号处理单元SPU,支持使用Verilog/VHDL进行硬件编程。ACU U系列更引入FLU分区架构(支持1-4分区),实现更强的并行处理与资源物理隔离。

AXEC专责高实时性与事件驱动控制,CPU则专注于上层应用与低实时任务。开发者可自由分配CPU或AXEC处理特定功能。AXEC通常承担强实时要求的复杂算法处理,大幅释放CPU负载。硬件级处理可确保任何事件均可获得极速、精准响应,不受负载与执行频率影响

了解更多AXEC相关信息 (博客即将发布)

ACU HISIL安全保障

ACU产品设计符合ISO 26262 ASIL-D功能安全最高标准,满足汽车安全完整性等级要求。ACU U系列内置硬件安全模块HISIL,作为全芯片安全机制核心,可在纳秒内实现故障的检测、隔离与响应。HISIL可监控半导体级别的潜在和瞬态故障,还负责监控软件和系统级别的故障。

伴随多核CPU与FLU分区架构,ACU U支持安全多任务及功能分组,提供从CPU至FLU的统一固件虚拟化。其硬件可编程单元部分的触发性执行机制可百分百的保证复杂算法执行的确定性,同时保证在最坏情况的执行时间,故ACU U极适宜开发安全关键型多应用集合平台。

了解更多HISIL相关信息 (博客即将发布)

ACU FHSM 网络安全防护

新一代ACU提供卓越网络安全防护,灵活硬件安全模块(FHSM)全面符合EVITA Full及ISO/SAE 21434汽车网络安全标准。该子系统内置可编程硬件,可承载定制化硬件加速安全功能,强化系统防护与入侵监测能力,确保软件安全执行、实时通信加密,广泛支持多种密码学算法。

了解更多FHSM相关信息 (博客即将发布)

联系我们获取更多信息

现在就联系

主要功能

功能主要特性
AXEC 外围设备
- 48-ch/24-ch: PWMT /inc. HRPWM
- 8-ch: Complex Waveform Generator
- 1x: TEPE (Thermal Engine Position Estimator)
- 2x: QENCODER
- 10-ch: CAPTURE/COMPARE
- 10x: SENT
- 3x: PSI-5
- 64-ch: I/O Digital Filter
- 18-ch: ANALOG COMPARE (2 compare/channel)
- 64-ch*: 12-bit SAR ADC @ 4MS/sec
- 2-ch: 16-bit SD ADC @ 330kS/sec
- 2-ch: 12-bit DAC / Soft-Switching support
- 2x 16-ch: Integrated DMA in lockstep
AXEC 灵活逻辑单元
- 4 x 8KB / 64-bit: DPRAM Size/Data width
- 2 x 16-ch: Direct Read Channel to Peripheral (DRC2PRP)
- 2 x 2ch: Direct Read Channel to FLU
- 2 x 64-bit + Buffered: HS Master Interface (MIF)
- 2 x 32-bit + Buffered: Slave interface (SIF)
- 1 x 64-bit: Programing I/F (PIF)
- 10k: Logic Elements (LE)
- 2x: 5K LE FLU partition
- 52x: SPU
- 16-bit/32-bit: SPU data width
- 230 Kbit: integrated RAM
- 150 MHz: Clock Frequency
- 4: Clock Rate domains
- 150 KB: Bitstream size
AXEC 数学加速器
- 5x: MCR (MM, CORDIC, 2 xPID) + CORDIC
- 2x: DIV, SQRT, 6x6 MULT
- 2x: Interpolator
- 4x: FIR 8-order
- 4x: IIR 4-order
- 2x: De-modulator
HISIL
- 3x: EFC - Multi-Core Determinist
- 4x: ESC
+ FLU Programming Protection
+ FLU Incremental Design
+ Virtualization support
+ PWM and DMA in LS
+ ECC end 2 end
+ Configuration registers
+ I/O, clock, resets, supply
多核
-350 MHz Cortex-R52
- 2/1LS + 1LS CPU organization
+ FPU
- 2195: DMIPS
- 8 MB: NVM
- 1 MB: SRAM (+TCM & Cache)
-256KB: Data flash (with FPU prog.)
灵活硬件安全模块
- 350MHz: 32-bit CPU
+ EVITA FULL inc. OSCCA & NIST
+ FLU
内存
- 8 MB: NVM
- 1 MB: SRAM (+TCM & Cache)
-256KB: Data flash (with FPU prog.)
通信端口
- 4x/1x: CAN-FD/XL
- 1x: 10M/100M/1Gbit/s Ethernet
- 3x: Master/Slave SPI
- 1x: Master/Slave Octal-SPI
- 4x: UART-LIN 2.3
- 2x: I2C
- 3x: MSC (2 MSC-plus + 1 MSC)
调试标定
- 1x / 1x: JTAG / SWD
+ High-speed TRACE
+ 16-ch AXEC Signal Trace
+ Calibration
系统
- 2x 16-ch: DMA in Lockstep
- 3x: WatchDog
- 2x: CRC
I/Os 电源/封装/功耗
- 3.3V: I/O
- 1.8V/ 3.3V: I/O
- 136: PIO
+48/+4: ANIN/ANOUT
+20: ANIN/DIN multiplexing
- 3.3V/1.0V CORE: Supply
- BGA 292: Packages
- 40°C to +125°: Temperature (Ambient)
- 850mA: Consumption @ 350Mhz, Tj=150°C